캐시 메모리: 두 판 사이의 차이
IT위키
편집 요약 없음 |
|||
| 1번째 줄: | 1번째 줄: | ||
[[분류:컴퓨터 구조]][[분류:하드웨어]] | |||
;Cache Memory | ;Cache Memory | ||
[[CPU]]와 [[주기억장치]] 사이에 있는 고속 메모리로, CPU와 주기억장치의 처리 속도 차이를 보완하기 위한 기억장치 | [[CPU]]와 [[주기억장치]] 사이에 있는 고속 메모리로, CPU와 주기억장치의 처리 속도 차이를 보완하기 위한 기억장치 | ||
2019년 12월 28일 (토) 15:41 판
- Cache Memory
CPU와 주기억장치 사이에 있는 고속 메모리로, CPU와 주기억장치의 처리 속도 차이를 보완하기 위한 기억장치
구현 원리
- 구역성(Locality)의 원리에 따라 CPU가 참조하는 데이터를 예측하여 캐시 메모리에 미리 담아 둔다.
- 캐시 메모리에 있는 데이터는 주기억장치를 참조하지 않고 고속의 캐시메모리에서 바로 가져와 실행한다.
캐시 메모리 성능
- Hit Rate(적중률) = 적중 횟수 / 접근 횟수 * 100
- Miss Rate(실패율) = (100 - 적중률)
메모리 사상 기법
- 직접 사상
- 연관 사상
- 직접/연관 사상
설계 시 고려사항
- 캐시 메모리 사이즈
- 전송 블록 사이즈
- 교체 알고리즘
