패리티: 두 판 사이의 차이

IT위키
(새 문서: 분류:네트워크분류:컴퓨터 구조 ;Parity ;데이터 한 블록 끝에 에러를 검출하기 위해 추가하는 1비트의 검사 비트 == 패리티 검사 == ;Pa...)
 
편집 요약 없음
13번째 줄: 13번째 줄:
# 수평 패리티 체크 방식(LRC, Longitudinal Redundancy Check)
# 수평 패리티 체크 방식(LRC, Longitudinal Redundancy Check)
#* 전송 비트를 일정량의 블록으로 묶어 블록의 맨 마지막에 패리티를 부여하는 방식
#* 전송 비트를 일정량의 블록으로 묶어 블록의 맨 마지막에 패리티를 부여하는 방식
== 장점 및 단점 ==
* '''장점''': 데이터가 아무리 길어도 잉여 비트가 1bit
* '''단점''': 에러가 짝수로 발생하면 검출 불가(짝 홀 변화가 없음)
== 보완책 ===
* 패리티 프레임(Parity Frame)
** 10bit, 100bit 등 일정 단위로 패리티를 삽입하고
** 10bit 5개가 모이면 10bit * 5에 대한 패리티 프레임을 추가로 전송
* [[해밍 코드]]


== 분류 ==
== 분류 ==

2020년 1월 12일 (일) 16:39 판

Parity
데이터 한 블록 끝에 에러를 검출하기 위해 추가하는 1비트의 검사 비트

패리티 검사

Parity Check
  1. 짝수(우수) 패리티
    • 전송 비트 내의 1의 개수가 짝수가 되도록 하는 것
  2. 홀수(기수) 패리티
    • 전송 비트 내의 1의 개수가 홀수가 되도록 하는 것
  3. 수직 패리티 체크 방식(VRC, Vertical Redundancy Check)
    • 전송 비트들 중 수직에 대한 1의 bit수를 짝수 혹은 홀수가 되도록 하는 방식
  4. 수평 패리티 체크 방식(LRC, Longitudinal Redundancy Check)
    • 전송 비트를 일정량의 블록으로 묶어 블록의 맨 마지막에 패리티를 부여하는 방식

장점 및 단점

  • 장점: 데이터가 아무리 길어도 잉여 비트가 1bit
  • 단점: 에러가 짝수로 발생하면 검출 불가(짝 홀 변화가 없음)

보완책 =

  • 패리티 프레임(Parity Frame)
    • 10bit, 100bit 등 일정 단위로 패리티를 삽입하고
    • 10bit 5개가 모이면 10bit * 5에 대한 패리티 프레임을 추가로 전송
  • 해밍 코드

분류