패리티
IT 위키
- Parity
데이터 한 블록 끝에 에러를 검출하기 위해 추가하는 1비트의 검사 비트
패리티 검사[편집 | 원본 편집]
- Parity Check
- 짝수(우수) 패리티
- 전송 비트 내의 1의 개수가 짝수가 되도록 하는 것
- 홀수(기수) 패리티
- 전송 비트 내의 1의 개수가 홀수가 되도록 하는 것
- 수직 패리티 체크 방식(VRC, Vertical Redundancy Check)
- 전송 비트들 중 수직에 대한 1의 bit수를 짝수 혹은 홀수가 되도록 하는 방식
- 수평 패리티 체크 방식(LRC, Longitudinal Redundancy Check)
- 전송 비트를 일정량의 블록으로 묶어 블록의 맨 마지막에 패리티를 부여하는 방식
장점 및 단점[편집 | 원본 편집]
- 장점: 데이터가 아무리 길어도 잉여 비트가 1bit
- 단점: 에러가 짝수로 발생하면 검출 불가(짝 홀 변화가 없음)
보완책[편집 | 원본 편집]
- 패리티 프레임(Parity Frame)
- 10bit, 100bit 등 일정 단위로 패리티를 삽입하고
- 10bit 5개가 모이면 10bit * 5에 대한 패리티 프레임을 추가로 전송
- 해밍 코드: 패리티는 검출만 가능하고 수정이 불가한 한계를 보완
