금속 산화막 반도체 전계효과 트랜지스터

금속 산화막 반도체 전계효과 트랜지스터(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)는 게이트와 반도체 사이를 얇은 산화막으로 절연하고, 게이트 전압이 만드는 전계로 소스와 드레인 사이 채널의 전류를 조절하는 트랜지스터이다.

구조

• 소스(S) : 캐리어가 들어오는 단자
• 드레인(D) : 캐리어가 나가는 단자
• 게이트(G) : 산화막(SiO₂ 또는 고유전율 막) 위의 전극. 반도체와 전기적으로 절연되어 있다
• 바디(기판, B) : 보통 소스에 연결한다

N채널 MOSFET 는 P형 기판에 N형 소스·드레인을 만든다. 게이트에 문턱 전압보다 높은 양(+) 전압을 걸면 산화막 아래에 전자가 모여 N형 채널(반전층)이 생기고 소스-드레인 사이에 전류가 흐른다.

특징

• 게이트 전압으로 구동하는 전압 제어 소자다. 게이트가 절연되어 입력 임피던스가 매우 크고 게이트로 직류 전류가 거의 흐르지 않는다
• 전류는 한 종류의 캐리어만 나른다(N채널은 전자, P채널은 정공). 그래서 단극성(unipolar) 소자다. 전자와 정공 두 종류가 함께 나르는 것은 접합형 트랜지스터(BJT)다
• 구조가 단순하고 작게 만들 수 있어 대규모 집적에 알맞다. 메모리·마이크로프로세서 같은 디지털 IC 는 대부분 MOSFET 로 만든다
• N채널과 P채널을 짝지은 CMOS(상보형 MOS)는 정지 상태에서 전류가 거의 흐르지 않아 소비 전력이 매우 작다. PC 의 CMOS 메모리라는 이름도 이 공정에서 왔다
• 게이트 산화막이 얇아 정전기에 약하다

종류

종류	게이트 전압 0 일 때	특징
증가형(enhancement)	채널 없음(꺼짐)	문턱 전압을 넘어야 켜진다. 디지털 회로의 기본
공핍형(depletion)	채널 있음(켜짐)	게이트 전압으로 채널을 줄여 끈다

전달 특성(I_D-V_GS)

채널 형(N·P)과 동작 방식(증가형·공핍형)에 따라 드레인 전류가 흐르기 시작하는 게이트 전압의 부호가 다르다.

소자	VGS = 0 일 때	전류가 0 이 되는 점	곡선 모양
N채널 증가형	ID = 0	양의 문턱 전압 VGS(th)	원점 오른쪽 VGS(th) 에서 출발해 VGS 가 커질수록 늘어난다
P채널 증가형	ID = 0	음의 VGS(th)	원점 왼쪽 VGS(th) 에서 출발해 VGS 가 더 음이 될수록 늘어난다
N채널 공핍형	ID = IDSS	음의 차단 전압 VGS(off)	VGS(off) 에서 출발해 0 에서 IDSS 를 지나 양의 VGS 에서도 더 늘어난다(증가 모드)
P채널 공핍형	ID = IDSS	양의 차단 전압 VGS(off)	양의 VGS(off) 에서 0 이고, VGS 를 0 쪽으로 줄이면 늘어 0 에서 IDSS, 음의 VGS 에서 더 늘어난다
N채널 JFET	ID = IDSS(최대)	음의 VGS(off)	VGS(off) ~ 0 에서만 쓴다. 게이트 PN 접합이 순방향이 되므로 양의 VGS 로는 가지 않는다

• 공핍형(과 JFET): 구문 분석 실패 (구문 오류): {\displaystyle I_D = I_{DSS}\left(1 - �rac{V_{GS}}{V_{GS(off)}} ight)^2} , 증가형: $I_D=k(V_{GS}-V_{GS(th)}{)}^2$
• V_GS = 0 에서 전류가 흐르면(I_DSS) 공핍형, 흐르지 않으면 증가형이다. 전류가 0 이 되는 전압이 양이면 P채널 공핍형, 음이면 N채널 공핍형이다

P채널 MOSFET 의 구조와 전류

CMOS 공정에서는 p형 기판(p-sub) 위에 n-well 을 만들고 그 안에 p⁺ 소스·드레인을 두어 P채널 MOSFET 를, 기판에는 n⁺ 소스·드레인의 N채널 MOSFET 를 만든다. n-well 에 붙은 n⁺ 영역은 보디(몸체) 단자다.

• 게이트에 소스보다 충분히 낮은(음) 전압을 걸면 산화막 아래 n형 표면에 정공이 모여 p형 반전층(채널)이 생긴다. 게이트 전압 0 에서 채널이 없으므로 P채널 증가형이다
• 선형 영역과 포화 영역의 드레인 전류를 나르는 반송자는 정공이다. 전자가 아니다
• 채널 속 반송자는 드레인-소스 전압이 만든 전계에 끌려 움직인다. 곧 MOSFET 전류는 드리프트(drift) 전류다. 농도 차로 퍼지는 확산 전류가 주인 것은 BJT 의 베이스다
• N채널과 짝지어 CMOS 논리 회로를 만든다. 게이트 부분만 따로 본 구조는 MOS 커패시터

공통 소스 증폭기

소스를 (교류) 접지하고 게이트로 입력, 드레인으로 출력을 꺼내는 증폭기다. BJT 의 이미터 접지 증폭기에 해당한다.

• 게이트는 R₁(V_DD 쪽)·R₂(접지 쪽)로 분압 바이어스하고, 입력은 결합 커패시터로 넣는다. 게이트 전류가 없어 입력 임피던스는 R₁∥R₂ 다
• 전압 이득 A_v = -g_m(R_D ∥ r_o ∥ R_L). g_m 은 전달 컨덕턴스(∂I_D/∂V_GS), r_o 는 출력 저항이다
• 예: g_m = 1mA/V, R_D = 5kΩ, r_o = ∞, 부하 없음, C = ∞ 이면 |A_v| = 1mA/V × 5kΩ = 5. 바이어스 저항 R₁·R₂(12kΩ)는 이득 식에 들어가지 않는다
• 소스 저항 R_S 를 바이패스하지 않으면 A_v = -g_mR_D/(1 + g_mR_S) 로 준다
• 공통 드레인(소스 폴로어)은 이득 약 1, 공통 게이트는 +g_mR_D(위상 반전 없음)다

같이 보기

• 트랜지스터
• 접합형 트랜지스터
• 절연 게이트 양극성 트랜지스터
• CMOS
• CMOS 논리 회로
• RAM
• MOS 커패시터