멀티플렉서
IT위키
더 많은 작업
멀티플렉서(Multiplexer, MUX, 다중화기)는 여러 입력선 가운데 선택 신호가 가리키는 하나를 골라 하나의 출력선으로 내보내는 조합 논리 회로이다.
4 대 1 멀티플렉서는 데이터 입력 I0~I3, 선택 입력 S1·S0, 출력 Y 를 가진다.
| S1 | S0 | 출력 Y |
|---|---|---|
| 0 | 0 | I0 |
| 0 | 1 | I1 |
| 1 | 0 | I2 |
| 1 | 1 | I3 |
논리식은 Y = S1'S0'I0 + S1'S0 I1 + S1 S0' I2 + S1 S0 I3 이다. 선택 입력을 디코더처럼 해독한 결과로 각 데이터 입력을 AND 하고, 그 결과를 OR 로 모은 구조이다. 상용 칩으로는 8 대 1 멀티플렉서 74HC151 이 대표적이다. 선택 입력 A·B·C 세 개로 데이터 입력 D0~D7 가운데 하나를 고르고, 스트로브(enable) 입력이 비활성이면 출력이 고정된다.[2]
- 데이터 선택 - 산술 논리 장치는 여러 연산 회로의 결과 가운데 제어 신호가 지정한 것을 멀티플렉서로 골라 내보낸다. CPU 데이터 경로에서 레지스터나 버스의 출처를 고를 때도 쓴다.
- 병렬-직렬 변환 - 선택 입력을 차례로 바꾸면 병렬 입력이 한 줄에 순서대로 실려 나간다.
- 논리 함수 구현 - 2n 대 1 멀티플렉서의 데이터 입력에 진리표의 출력값을 넣으면 n 변수 함수를 게이트 조합 없이 만들 수 있다.[1]
- 통신의 다중화 - 여러 신호를 한 회선에 나누어 싣는 통신 장비도 같은 뜻으로 멀티플렉서라 부른다. 받는 쪽에서 다시 나누는 장비가 디멀티플렉서이다(→ 다중화).
| 회로 | 입력 → 출력 | 하는 일 |
|---|---|---|
| 멀티플렉서 | 데이터 2n개 + 선택 n개 → 출력 1개 | 여러 입력 중 하나를 골라 한 줄로 내보낸다 |
| 디멀티플렉서 | 데이터 1개 + 선택 n개 → 출력 2n개 | 한 입력을 여러 출력 중 하나로 보낸다. 멀티플렉서의 반대 |
| 디코더 | n비트 부호 → 출력 2n개 | 부호를 해독해 출력선 하나만 활성화한다. 데이터 입력이 따로 없다 |
| 인코더 | 입력 2n개 → n비트 부호 | 활성화된 입력의 번호를 부호로 바꾼다. 디코더의 반대 |
- "여러 입력 중 조건에 맞는 하나를 골라 단일 출력으로 연결"하는 회로는 멀티플렉서이다. 인코더도 입력이 여럿이지만 출력이 한 줄이 아니라 n비트 부호이고, 입력값을 그대로 내보내지 않는다.
- 디멀티플렉서는 출력이 여럿이므로 "단일 출력"에 맞지 않는다. 디멀티플렉서는 인에이블 입력이 있는 디코더와 같은 회로로 볼 수 있다.[1]
- ↑ 1.0 1.1 1.2 M. Morris Mano·Michael D. Ciletti, 『Digital Design』 5판, Pearson, 2013, 4.11절 「Multiplexers」.
- ↑ 「SN54HC151, SN74HC151 8-Line to 1-Line Data Selectors/Multiplexers」 데이터시트, Texas Instruments, https://www.ti.com/lit/ds/symlink/sn74hc151.pdf, 확인일: 2026-11-04.